

数字电子技术 verilogHDL 速成论文

摘要

学电群大家都有这个需求，我就顺便做一份了，帮助大家来更快学成 verilog(这门语法本身并没有多少难度).

首先这门课不学仿真，因此很多知识比如过程块只学 `always` 不学 `initial`, 条件分支语句只需要掌握 `case`, 不学 `casex` 和 `casez` (这两种分支语句在综合阶段没有相应的实际物理电路)。verilog 作为一种硬件描述语言，用于数字电路建模，设计师可以编写一个模块或多个模块端口互联实现实际功能。

关键词:Stephen verilogHDL

一、最基本语法

第一，每个模块开头均为: `module` 模块名 (端口名 1, 端口名 2, ...);

首先注意分号，这是除了各种语句块 (`if-else`, `case-endcase`, `begin-end` 等等) 本身和 `endmodule` 之外每行必加的。其次是模块、端口、各种标识符和参数的命名都是数字英语字母和下划线，数字不能开头。这两点与 C 语言一致。

第二，在模块内部，需要对端口进行类型说明，即 `input` 型或 `output` 型 (`inout` 型不学，实用价值也不大，因为传输速度非常慢)，再描述电路功能。第三就是模块结束语句均为 `endmodule`

对于模块的描述方式，从底层向上是：1. 开关级描述，控制 `mos` 管开关状态实现 0-1 逻辑，对应数电第三章，哪个傻子会拿这种描述做项目，不要求掌握；2. 门级描述，数电称为“结构描述方式”，利用各种基本逻辑门如非门、与非门等实现逻辑功能，也非常低效，学但是我觉得考起来没有价值，不用怎么在意；3. RTL 级，数电称为“数据流描述方式”，利用与 C 语言一样的各种运算符如 `+` 描述电路，适用与组合逻辑电路；4. 行为级描述，利用 `always` 过程块。

```
1 //模块定义，注意括号后面跟；
2 module circuit(din1,din2,dout);
3     //端口模式说明
4     //可以指定数据类型为wire或reg型并说明位宽
5     //缺省时默认为wire型位宽为1bit
6     input din1,din2;
7     output reg[1:0]dout;//数据类型是一般人写代码常漏的，因此考察也很多
8
9     //参数定义（未必有，且数电只学parameter关键词定义常数）
10    parameter a=1'b1;
11
12    //内部信号声明
13    wire s;
14    //-----接下来为描述电路功能-----
15    assign s=~din1; //wire型变量用assign语句赋值，
16    //数据流描述 //assign一直执行，随din值的变化实时刷新
17    //连续赋值语句 //此处为一个与非门逻辑
18
19    always@(s or din2) //reg型变量在always块内赋值
20    //行为描述 //always一直执行，随着@()内的信号变化而实时刷新
21    //always过程块 //描述组合逻辑用=阻塞赋值，时序逻辑用用<=非阻塞赋值
22
23    begin//可以在块内任何地方使用，主要是方便IDE编译时识别，因此作为编写HDL的重要习惯
24        dout={din2,s};
25    end
26 endmodule
```

图 1 一段 verilog 程序示意图

二、基本语法说明

1. 标识符命名规则前面已经提及，verilog 所有关键词均小写

2.verilog 采用四值逻辑系统：0、1、x、z(也可写为 X、Z)。x 为不定值，z 为高阻态。

3.verilog 常量分为整型与实数型，后者不用管，verilog 不支持浮点运算，写代码基本用不上。整型举例有：8'b00011100,4'o21,5'd31,8'hff。前面这些就是全部类型，看完实例再看结构就很易懂了，结构为：**位宽'数制 数值**。位宽是指转换到二进制形式对应的位宽，毕竟计算机按二进制存储数据；数制对应关系是 b-二进制,o-八进制,d-十进制,h-十六进制。数值可以在中间增加下划线增加可读性，不影响数值本身。

4. 参数：parameter 标识符 = 常量表达式;(数电只要求知道 parameter 一个定义参数的关键词) 例如 parameter s=8'hff;

5. 位拼接运算符 { }，直接看实例：如果某一时刻变量 A 与 B 值分别为 2'b10 和 1'b1, 则 { A,B }=3'b101, { A[1],B,1'b1 }=3'b111

6. 缩位运算 & ^ |: A 为 4'b1010, 则 &A=1&0&1&0=0, ^A=^1^0^1^0=0, |A=1|0|1|0

2.1 数据类型

这是一个需要单独说明的点子，分为线网型和寄存器型，数电只要求掌握各自最常用的 wire、reg 类型。

1. 线网型变量，相当于导线，随着驱动信号的变化立即响应。wire s;wire [7:0]databus;

2. 寄存器型变量，具有保持作用，在 always 块内赋值。reg clock;reg[3:0]count;